DPLL(Digital Phase Lock Loop)とDFLL(Digital Frequency Lock Loop)は、どちらも低い周波数(32KHzクリスタル等)から48MHzの高速クロックを生成するモジュールです。
この違いについて、SAM Dのデータシートからまとめてみます。
なお、DFLLにはオープンループとクローズドループの2種類がありますのでDFLL(Open), DFLL(Closed)とします。オープンループはフィードバックをかけずにレジスタの値によって48MHz付近を校正するモードで、クローズドループはリファレンスとなる信号に近づけるように自動的にフィードバックがかかるモードです。
比較
・ジッタ: DPLLが3%程度、DFLL(Open)が2%程度、DFLL(Closed)が0.5%程度です。ジッタを減らすならDFLL(Closed)
・スタートアップ時間: DPLL(32K入力)が1300usec、DPLL(2M入力)が25usec。DFLL(Open Loop Mode)は8usec、DFLL(Closed)は200usecです。
・消費電流: DPLLが400uA、DFLLも400uA程度で、あまり変わりません。
・出力周波数: DFLLは48MHz固定. DPLLは48MHz～96MHzの任意の周波数に設定可能。
・入力周波数: DFLLは33KHzまで. DPLLは32KHz～2MHzまでに対応。
